

(11)Publication number:

63-245033

(43) Date of publication of application: 12.10.1988

(51)Int.CI.

H04L 7/08 H04J 3/06

(21)Application number: 62-078169

(22)Date of filing:

31.03.1987

(72)Inventor: IGUCHI KAZUO

(71)Applicant: FUJITSU LTD

SOEJIMA TETSUO


MURANO KAZUO

(54) HIGH SPEED FRAME SYNCHRONIZING SYSTEM

(57) Abstract:

PURPOSE: To attain high speed operation by applying detection of synchronization in parallel before the detection of a frame synchronizing signal and repeating the detection of synchronization after the detection of frame synchronizing signal and discriminating the establishment of the synchronization at the detection of synchronization for a prescribed number of times.

CONSTITUTION: Before the detection of a frame synchronizing signal, a latch section 2 uses a latch pulse of fo/kHz to apply latching for each n-bit. A synchronizing detection section 7 applies the detection of a frame synchronizing signal from the latched data at each latch period Tk=k/fo, shifts the latch pulse by one bit for each frame to shift the latch data by one bit thereby detecting the synchronization if the signal is not detected, then the synchronization is detected within k-frame. After the detection of a frame synchronizing signal, a latch section 2 uses a latch pulse of fo/nHz to repeat the detection of synchronization for each latch period of Tn=n/fo, then the detection of



synchronization is applied for each frame, and the establishment of synchronization is discriminated. Thus, high speed frame synchronization processing is attained.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

BEST AVAILABLE COPY

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑪ 日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭63-245033

@Int_Cl_4	識別記号	庁内整理番号	❸公費	昭和63年(198	88)10月12日
H 04 L H 04 J H 04 L	7/08 3/06 7/08	A-6914-5K A-6914-5K D-6914-5K	審査請求 未請求	さ 発明の数 2	(全13頁)

公発明の名称 高速フレーム同期方式

②特 願 昭62-78169

❷出 願 昭62(1987)3月31日

砂発 明 者 井 口 一 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

砂発 明 者 副 島 哲 男 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

⑦発 明 者 村 野 和 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

邳代 理 人 弁理士 玉蟲 久五郎 外1名

明相音

1.発明の名称 高速フレーム同期方式

2.特許請求の範囲

(1) 1 フレーム内に n ピットからなるフレーム同期 信号またはフレーム同期信号の一部を集中的に配 置して fo(bps) でシリアルに伝送する P C M 通 信の受信側におけるフレーム同期方式において、

譲シリアル信号をパラレル信号に変換してラッ. チするラッチ手段(101)と、

譲ラッチされた信号から前記フレーム同期用信 号の検出を行う同期検出手段(102)と、

前記ラッチ手段(101) におけるラッチタイミングパルスとして、フレーム同期用信号の検出前は fo/k (Hz) $(n>k\ge 2)$ 、フレーム同期用信号の検出後は fo/n (Hz) に変化させて与えるラッチタイミング信号発生手段(103) と

を具えたことを特徴とする高速フレーム同期方 式。 ②1フレーム内に n ピットからなるフレーム同期 信号またはフレーム同期信号の一部を集中的に配 置して fo(bps) でシリアルに伝送するPCM通 信の受信側におけるフレーム同期方式において、

該シリアル信号をパラレル信号に変換してラッチするラッチ手段(101) と、

複数個の同期検出部を有し、前配ラッチされた 信号における順次1ビットずつ異なる位置の n ビットの信号からそれぞれ前配フレーム同期用信号 の検出を行う並列同期検出手段 (102A) と、

前記ラッチ手段(101) におけるラッチタイミングパルスとして、フレーム同期用信号の検出前は ${\it lo/k}$ (${\it hz}$) (${\it n>k}$ \ge 2) 、フレーム同期用信号の検出後は ${\it lo/a}$ (${\it Hz}$) に変化させて与えるラッチタイミング信号発生手段(103)と

前記ラッチされた信号からフレーム同期用信号を検出した同期検出部に対応する位置の1タイムスロットの信号を抽出して出力する出力選択手段(104)と

を具えてなることを特徴とする高速フレーム同

特開昭63-245033(2)

期方式。

(3)前記出力選択手段(104)が、フレーム同期用信号を検出した同期検出部からの制御に基づいて前記ラッチ手段(101)の複数本の出力線から1タイムスロット分の信号を選択するセレクタ手段であることを特徴とする特許請求の範囲第2項記載の高速フレーム問期方式。

(4) 前記出力選択手段(104) が、フレーム間期用 信号を検出した同期検出部からの制御に基づいて 前記ラッチタイミング信号発生手段(103) にお けるラッチタイミングパルスの位相を変化させる 位相選択手段であることを特徴とする特許請求の 範囲第2項記載の高速フレーム同期方式。

3.発明の詳細な説明

(目 次)

旭 要

座業上の利用分野 従来の技術(第11図~第15図) 発明が解決しようとする問題点 問題点を解決するための手段 (第1図) 作 用 実施例 (第2図~第10図) 発明の効果

(概 要)

または入力データを直並列変換して n + k - 1

ビットの並列出力を発生し、フレーム同期信号検出前においては、これをラッチの関析を関係をあった。 1 ピットごとにフレーム同間の行うに 2 とによつて、1 フレーム内に同間の行うに する。フレーム内に同期を強める。 そしてラッチのの間が 2 とによっての前に 2 といるののののでは、 1 ピッチのの間が 2 といるののののでは、 1 ピットを抽出する。 で、 1 ピットを抽出するので、 1 ピットを抽出する。 2 タイムスロットを発生する。

(産業上の利用分野)

本発明は受信データのフレーム同期をとるフレーム同期方式に係り、特に高速動作が可能である とともに同期確立時間が短い高速フレーム同期方 式に関するものである。

PCM通信においては、受信側において送信データを正しく受信できるようにするため、送信デ

ータにフレーム同期信号を重量して送出し、受信 側ではこのフレーム同期信号をもとに、受信デー タの位相を識別するフレーム同期方法が、一般に 用いられている。

このようなフレーム同期方式においては、できるだけ高速で同期動作を行うことができるととも に、同期確立にいたる時間が短いことが要望される。

(従来の技術)

従来フレーム同期方式としては、次に述べるような2通りの手法が用いられている。なお以下においてはフレーム構成として、第11図に示すように1フレーム=mタイムスロット(TS)、1タイムスロット=nビットとし、第1タイムスロットにフレーム同期信号PSYNC を集中配置するものと

第12図は第1の従来例の構成を示したものであって、同期検出をピットごとに行う場合を例示している。

特開昭63-245033(3)

また第13図はこの場合の各部信号のタイムチャートを示したものである。

第12図において、fo bpsからなる入力シリアルデータは直並列変換(S / P)部1において、fo Hzのクロックによつて1タイムスロット相当の n ビットの並列信号に直並列変換され、ラッチ部 2 において foおよび fo/n Hzのクロックによつてラッチされて、fo/n bps の出力データを生じる。

一方同期検出部 5 は、直並列変換部 1 の n ピットの前別検出部 5 は、直並列変換部 1 の n ピットの並列信号を、所定のフレーム問期信号を発生して、カウンタ 3 およびカウンタ 4 をリセットする。ここでカウンタ 3 はピットカウンタであって、fo Bz のクロックによって入力データのピット 5 タイムスロットの区切りを示す出力を発生する。、カウンタ 3 のfo/n のパルスをカウントして、fo/nm bpsのパルスすなわちフレームの区切りを示す

クロックを発生する。

同期保護部6はカウンタ4の出力に応じて、次にフレーム同期信号が到達したとき、同期検出部5において再び一致が検出されたか否かを見る。 後方保護としてこれを複数回繰り返して行い、所定回数連続してフレーム同期信号パターンが検出されたとき、フレーム同期確立を判定してフレーム同期パルスP. Syncを出力する。

第13図においては、直並列変換部 1 における各レジスタ出力 SP1,…, SRn-1, SRn に、太実線で示すようにフレーム同期信号パターン F1,…, Fn-1, Fnが現れたときリセット信号が出力されて、カウンタ 3 、カウンタ 4 がリセットされることが示されている。

第14図は第2の従来例の構成を示したものであ つて、同期検出をタイムスロットごとに行う場合 を例示している。

また第15図はこの場合の各部信号のタイムチャートを示したものである。

第14図において、直並列変換(S/P)部1,

ラッチ部 2 およびカウンタ 3 は高速部を構成し、「o bpsからなる人力シリアルデータは 直並列変換部 1 において、fo Hz のクロックによつて 1 タイムスロット相当の n ビットの並列信号に 直立列変換され、ラッチ部 2 において foがよびカウンタ 3 の foが n bps の出力データを生じる。カウンタ 3 は高速カウンタであつて、fo Bz のクロックによつて 入力データのビット数をカウントして、foが n bps のパルスすなわちタイムスロットの区切りを示すクロックを発生する。

一方同期検出部7.カウンタ8.同期保護部9 は低速部を構成し、同期検出部7はラッチ部2に ラッチされたnビットの並列信号を、所定のフレ ーム同期信号パターンと比較して、一致するか否 かを検出する。

同期保護部9は同期検出部7において一致が検 出されないときはカウンタ3にシフトパルスを送 つて、カウントを1ビットシフトし、これによつ てラッチ2におけるラッチタイミングが1ビット シフトされる。同期検出部でにおいては次のフレームにおいて再び一致検出を行う。このような動作を繰り返して、ラッチタイミングを順次1ピットずつシフトしなから間期検出を続ける。同期検出部でにおいてフレーム同期信号パターンとの一致が検出されたとき、同期保護部9はリセットする。カウタ8は低速カウンタ8をリセットする。カウンタ8は低速カウントして、fo/na bpsのパルスすなわちフレームの区切りを示すクロックを発生するものである。

その後、後方保護として複数回の一致検出が行われるか否かを見て、所定回数連続してフレーム同期信号パターンが検出されたとき、フレーム同期確立を判定してフレーム同期パルス P. Syncを出力する。

第15図においては、ラッチ部2における各レジスタ出力LR1,…, LRn-1,LRn がシフトパルスによつて、順次1ビットずつシフトされ、太実線で示すようにフレーム同期信号パターンF1. …,Fn-1,

特開昭63-245033(4)

Paが現れたときリセット信号が出力されて、カウンタ 8 がリセットされることが示されている。

(発明が解決しようとする問題点)

第12図および第13図に示された従来の方式では、 同期検出部において伝送路速度(fo bps)でフレーム同期信号の検出を行つており、伝送信号に誤 りがなければ1フレーム時間内に必ずフレーム同 期信号を補促することができ、同期確立が速い利 占がある。

しかしながら本方式では、直並列変換、同期検出、カウンタリセット等の一連の処理を1ピット以内に行う必要があり、各構成部分に対して高速動作が要求される。本方式の場合、高速動作を必要とするループを含むため、使用デバイス(特にフリップ・フロップ)の最高動作速度に対する本方式の動作可能速度は、1/2以下となることが予想される。

第14図および第15図に示された従来の方式では、` 高速動作を必要とするのは、直並列変換部1, ラ ッチ部2 およびカウンタ3 からなる高速部のみであり、ループ系を含む低速部はタイムスロット速度で動作すればよいので、使用デバイスの最高動作速度に対する動作可能速度が向上する。

しかしながら本方式では、フレーム同期信号検出にいたる時間が長く、最悪 n フレーム時間を必要とする。従つて同期確立時間が長く、伝送路の切り替え等を行う場合、末端の端局装置に対する
波及効果が大きく、特に多段接続されている場合
問題となる。

(問題点を解決するための手段)

本発明はこのような従来技術の問題点を解決しようとするものであつて、第1の発明は第1図(a)に示す原理的構成を有し、1フレーム内にロビットからなるフレーム同期信号またはフレーム同期信号をたけるフレーム同期で、600円では受けるフレーム同期方式において、ラッチ手段101と、同期検出手段102と、ラッチタイミング信号発生手段

103 とを具えたものである。

また第2の発明は第1図(0)に示す原理的構成を有し、1フレーム内に n ピットからなるフレーム 同期信号またはフレーム 同期信号の一部を集中的 に配置して fo(bps) でシリアルに伝送する P C M 過信の受信側におけるフレーム 同期方式において、ラッチ手段 101 と、並列同期検出手段 102Aと、ラッチタイミング信号発生手段 103 と、出力選択手段 104 とを具えたものである。

ラッチ手段101 は、シリアル信号をパラレル信号に変換してラッチするものである。

同期検出手段102 は、ラッチされた信号からフレーム問期用信号の検出を行うものである。

並列同期検出手段102Aは、複数個の同期検出部を有し、ラッチされた信号における順次1ビットずつ異なる位置の n ビットの信号からそれぞれフレーム同期用信号の検出を行うものである。

ラッチタイミング信号発生手段103 は、ラッチ 手段101 におけるラッチタイミングパルスとして、 フレーム問期用信号の検出前はfo/k (Hz) (n > k ≥ 2) , フレーム同期用信号の検出後は10/ n (Hz) に変化させて与えるものである。

出力選択手段104 は、ラッチされた信号からフレーム同期用信号を検出した同期検出部に対応する位置の1タイムスロットの信号を抽出して出力するものである。

さらに第2の発明において、出力選択手段104 をフレーム同期用信号を検出した同期検出部から の制御に基づいてラッチ手段101 の複数本の出力 線から1タイムスロットの信号を選択するセレク タ手段とし、また出力選択手段104 をフレーム同 期用信号を検出した同期検出部からの制御に基づ いてラッチタイミング信号発生手段103 における ラッチタイミングパルスの位相を変化させる位相 選択手段としたものである。

(作用)

第1の発明においては、直並列変換部において 入力データを n ビットごとに fo Hz のクロックで 直並列変換して n ビットの並列出力を発生する。

特開昭63-245033(5)

第2の発明においては、直並列変換部において 入力データをn+k-1 ビットごとに lo Bz のクロックで直並列変換してn+k-1 ビットの並列 出力を発生する。フレーム同期信号検出前においては、ラッチ部はlo/k Hzのラッチパルスによつ アn+k-1 ビットごとにラッチする。同期検出 部はk個であつて、ラッチされたデータからラッチ問期では k / foごとにフレーム同期信号検出を行うので、1フレーム内に同期検出を行うことにフレーム同期信号検出とができる。フレーム同期信号検出機はラッチパルスをfo/n Hzにして、ラッチ問期で=n / foごと限期は出るを繰り返すので、伝送路界1カケなに同期検出を繰り返すので、伝送路界の所定である。でしてラッチ部のn+k-1ピッカのフレーム同期検出のの番号に対対によって、所要の1タイムスロット分の出力を発生する。

(実施例)

第2 図は本発明の一実施例を示したものであつて、第14 図におけると同じ部分を同じ番号で示し、 11 は可変出力カウンタである。

第3図は第2図における可変出力カウンタ11の 構成例を示したものである。

また第4図は第2図および第3図における各部 信号を示すタイムチャートであつて、n=4, k =2の場合を例示している。

直並列変換(S / P) 部 1 、 ラッチ部 2 、 可変 出力カウンタ 11 からなる高速部の構成は第 14 図の 場合と同様であるが、可変出力カウンタ 11 は fo B z のクロックを分周して、 2 種類の異なる分周出 力(fo / k Bz、 fo / n Bz)を発生することができ る。なお分周比 k の彼として、 $n > k \ge 2$ をとる

fo bpsからなる入力シリアルデータは直並列変 換部 1 において、fo Hz のクロックによつて 1 タ イムスロット相当の n ピットの並列信号に直並列 変換され、ラッチ部 2 においてfoおよび可変出力 カウンタ 11 のクロックによつてラッチされて、出 カデータを生じる。

同期検出部7におけるフレーム同期信号検出前は、同期保護回路9からのモード選択信号に基づき、可変出力カウンタ11は分周出力fo/kを生じ、ラッチ部2はこれにによつてラッチして、nビッ

トの出力データを生じる。

同期検出部7.カウンタ8.同期保護部9は低速部を構成し、同期検出部7はラッチ部2にラッチされたnビットの並列信号を、所定のフレーム同期信号パターンと比較して、一致するか否かを検出する。この場合のフレーム同期信号検出は、入力データのkビットごとに行われる。

同期保護部9は同期検出部7において、1フレーム間の検出によつては一致が検出されない。これによってないカウントを1ビットンフトし、これによってラッチ部2におけるラッチタイミングが1ビットシフトされる。同期検出部7においては耳び一致や出を行う。このような動作を繰り返して、ラッら同様出を続ける。 従って伝送路側りがない限り、最悪トフレーム間には一致が検出されることにすー致検出が行われる。

同期検出部でにおいてフレーム同期信号パター

特開昭63-245033(6)

ンとの一致が検出されたとき、同期保護部 9 はモード選択信号を発生して可変出力カウンタ 11 から分周出力 fo/n を発生させて、ラッチ部 2 においてタイムスロットごとにラッチするとともに、リセット信号を発生してカウンタ 8 な低速カウンタであつて、可変出力カウンタ 11 の fo/n のパルスをカウントして、fo/n bpsのパルスすなわちフレームの区切りを示すクロックを発生するものである。

その後、フレームごとに同期検出を行つて、後 方保護として複数回の一致検出が行われるか否か を見て、所定回数連続してフレーム同期信号パタ ーンが検出されたとき、フレーム同期確立を判定 してフレーム同期パルスP. Syncを出力する。

可変出力カウンタ11は第3図に示すように、クロック foをカウントする1段目のカウンタCNT1と2段目のカウンタCNT2とからなり、カウンタCNT1によつてfo/kのクロックを発生し、カウンタCNT2によつてfo/aのクロックを発生するものであつて、n=4.k=2の場合には

カウンタ C N T 1 は 2 分周のカウンタであり、カウンタ C N T 2 は 4 分間のカウンタである。セレクタ S B L は同期保護部 9 のモード選択信号に応じてカウンタ C N T 1 またはカウンタ C N T 2 のクロックを選択して出力する。また、シフトバルスをカウンタ C N T 1 のカウントイネーブル娘子 E N に加えることによつて、カウントをシフトする。

第4 図においては、n = 4 に対応して直並列変 換部 1 およびラッチ部 2 が 4 ピットから構成され ているとき、直並列変換部 1 のレジスタ SR1, SR2. SR3, SR4 にフレーム同期信号パターンが現れない ときは、モード選択信号が L であつて、ラッチ 周期は 1k= k / fo (sec) であり、シフト ベルスに応じて可変出力カウンタ 11 のカウントをシフトすることによつて、各レジスタの内容が顕次 1 ピットずつずれながら fo / k のラッチクロックに よつてラッチ部 2 にラッチされ、太実線で示すよ うにフレーム同期信号パターン F1, F2, F3. F4が現れたとき、同期検出が行われてモード選択信号が

*H*となり、以後fo/k のラッチクロックによってラッチされてラッチ問期はTn=n/fo(sec)になるとともに、リセット借号が出力されてカウンタ8がリセットされることが示されている。

第2図~第4図の実施例に示された方式では、フレーム同期信号検出前は「o/k (k < n) の問期でラッチし高速で同期検出を行うので、最悪同期検出時間はTeax = k Tf (Tfはフレーム周期の協性はTeax = k Tf (Tfはフレーム周期の路径体のパランスを考慮して、フレーム処理部の動作速度を伝送路速度の1/2 (k = 2に相当するとした場合、第15図に示された従来例においレーム分に短縮される。一方、フレーム同期信号を出ての分に短縮される。一方、フレーム同期信号や出後は「o/n の周期で低速で同期確立処理を行うので、実現される。

*****=

第5図は本発明の他の実施例を示したものであって、第2図におけると同じ部分を同じ番号で示

し、11年は可変出力カウンタ、12は並列同期検出部、13は同期制御部、14はセレクタである。

第5A図は第5図における可変出力カウンタ11 中の構成例を示したものである。

第6 図は第5 図におけるカウンタ8. 同期保護 部9. 並列同期検出部12. 同期制御部13を含む同 期処理部の構成例を示したものである。

また第7図は第5図および第6図における各部 信号を示すタイムチャートであつて、n = 4, k = 2の場合を例示している。

直並列変換部1.ラッチ部2.可変出力カウンタ11からなる高速部の構成は第14図の場合と同様であるが、直並列変換部1およびラッチ部2 は n・+ k − 1 ビットからなつていて、 fo bpsの入力データを fo Hz のクロックによつて直並列変換し、foおよび可変出力カウンタ11の今クロックによつてラッチして、 n + k − 1 ビットの並列出力を発生する。また可変出力カウンタ11の構成は、第2 図および第3 図において説明したものと同様であるが、カウントのシフト動作を行わず、従つてシ

特開昭63-245033(7)

フトパルス入力を欠いている。

同期検出部8におけるフレーム同期信号検出前は、同期保護回路9からのモード選択信号に基づき、可変出力カウンタ11は分周出力!o/k を生じ、ラッチ部2はこれにによつてラッチして、n+K-1ビットの出力データを生じる。

並列同期検出部12は、第6図に具体的構成を示すごとく、k個のnビットの同期検出部 #1~# kからなり、n+k-1ビットの並列信号から期次1ビットずつずれたnビットの信号を取り込んで、順次所定のフレーム同期信号バターンと比較して、いずれかの同期検出部で一致が検出されたとき、一致パルスを発生する。

並列同期検出部12においてフレーム同期信号パターンとの一致が検出されたとき、同期保護部9はモード選択信号を発生して可変出力カウンタ11から分周出力1o/aを発生させて、ラッチ部2においてタイムスロットごとにラッチするようにする。

同期制御部13において、オア回路ORはk個の

同期検出部の一致パルスの論理和をとつてリセット信号を発生し、これによつてカウンタ8をリセットする。これと同時にストローブ信号を発生して、一致パルスを発生した同期検出部の番号を割御メモリMEMに書き込む。カウンタ8は低速カウンタであつて、可変出力カウンタ11の『o/nのパルスをカウントして、『o/na bpsのパルスすなわちフレームの区切りを示すクロックを発生するものである。

同期保護部9はカウンタ8の出力に応じてT規模にあり、次次にフレーム同期信号が到達したとき、並列同かを見るが、この際セレクタSELは制御メモリMEMの出力によつて制御されることによけてするのであるといるのは対した同期検出の出力を選択するうこととの同一タイムスロットに対して一致検出を行うさとといってもる。同期保護のリーンが検出を行りできる。同期保護のリーンが検出を行りできる。同期保護のリーンが検出を行りできる。同期保護のリーンが検出を行りでしてフレーム同期確立を判定してフレーム同期確立を判定してフレーム同期確立を利定してフレーム同期確立を利力としてフレーム同期確立を利力といる。

P.Syncを出力する。

これと同時に同期制御部13は制御メモリMEMの出力によつてセレクタ14を制御して、ラッチ2のn+k-1本の並列信号出力から、並列同期検出部12において一致が検出された同期検出部に対応するn本の信号を選択させる。これによつてセレクタ14からfo/n bps の出力データを生じる。

第7 図においては、n=4.k=2に対応して 直並列変換部1 およびラッチ部2 が 5 ピットから 構成されているとき、直並列変換部1のレジスタ SR1.SR2,SR3,SR4 にフレーム同期信号パターンが 現れないときは、モード選択信号が し であり、各 であり、その内容が順次1 ピットずつずれながら10/ kのラッチクロックによつてラッチ部2 にうのチ され、太実線で示すようにフレーム同期信号パターンP1.F2.F3.F4 が現れたとき、同期検出が行われてモード選択信号が H となり、以後10/1の のラッチクロックによつてラッチされてラッチ れてモード選択信号が H となり、以後10/1の のラッチクロックによつになるとともに、リセッ ト信号が出力されてカウンタ8がリセットされ、ストローブ信号によつて制御メモリMEMに同期検出部の番号(1.0)が書き込まれることが示されている。セレクタ14はこれによつて、ラッチ2のレジスタLR1~LR4の出力を選択して出力する。

第5図~第7図の実施例に示された方式では、フレーム同期信号検出前は (o/k (k < n)の関 期でラッチし高速で同期検出を行い、さらに k 個の同期検出部によつて並列に同期信号の検出を促っているので、1フレーム内に同期信号の検出を出っているので、1フレーム内に同期信号の検出をできる。一方、フレーム同期信号検出後は、 (o/n の 周期で 可期確立処理を行う。 従つて高速動作性と 間期確立時間の短縮が同時に実現される点も同様である。

そして同期信号検出後は、出力段に挿入された セレクタ14を並列同期処理部の制御メモリ内に書 き込まれた同期信号が検出された同期検出部番号 によつ制御することによつて、所要の1タイムス

特開昭63-245033(8)

ロット分の出力データを得るようにしている。

本実施例の場合、kが大きくなるほど同期確立 処理部分の動作速度を低下させることができるが、 反面、同期検出部の数が増加する。

第8図は本発明の別の実施例を示したものであって、第5図におけると同じ部分を同じ番号で示し、15は位相制御機能を有する可変出力カウンタである。第8図におけるカウンタ8. 同期保護部9, 並列同期検出部12. 同期制御部13を含む同期処理部の構成は第6図に示されたものと同様である。

また第9図は第8図の実施例における位相制御 機能を有する可変出力カウンタ15の機成例を示し たものである。

第8図および第9図において、並列同期検出部12においてフレーム同期信号が検出されたとき、フレーム同期信号が検出された同期検出部の番号は制御メモリMEMに書き込まれる。位相セレクタPhase SEL は、制御メモリMEMからの記憶された番号に対応する位相選択信号に基づいて、カ

ウンタ C N T 2 の出力位相 ø 1 ~ ø k を選択する。これによってそれぞれ位相を異にする k 本の fo/ a のラッチタイミングパルスのうち、フレーム同期信号が検出された同期検出部に相当するものがラッチ部 2 に与えられ、従ってラッチ部 2 の n 本の出力からフレーム同期信号が検出された同期検出部に相当する、所要の 1 タイムスロット分の出力データが得られる。

第10図は本発明のさらに別の実施例を示したものであつて、第8図におけると同じ部分を同じ番分を同じ番分で示し、16はシフトパルス発生回路である。第10図におけるカウンタ8、同期保護部9、並列同期検出部12、同期制御部13を含む同期処理部の構成は第6 質に示されたものと同様である。

第10 図において、並列同期検出部12 においてフレーム同期信号が検出されたとき、フレーム同期信号が検出されたとき、フレーム同期信号が検出された同期検出部の番号は制御メモリMEMに書き込まれる。第10 図の実施例では、第8 図の実施例で位相セレクタ Phase SEL によつて可変出力カウンタ15 の出力クロック fo/n の位相

を変化させるようにした代りに、同期制御部13の 割御出力によつて制御されるシフトパルス発生部 16を設け、その出力パルスによつて可変出力カウ ンタ15のカウント数をシフトさせることによつて、 ラッチ部2におけるラッチタイミングを制御する ようにしたものであり、第8図の実施例と同様の 動作を実現することができる。

(発明の効果)

以上提明したように本発明によれば、入力信号を高速でラッチした信号に対し、フレームの開閉信号を出前は、ラッチでである。フトしながらついたは複数個の同期検出部には新聞いたはであると、同期信号を通知であるととともに、迅速な同期信号検出が可能に基づるととともに、迅速な同期信号検出ができるととともに、迅速な同期信号検出が可能と

なり、高速動作性と同期確立時間の短縮とを同時 に実現することができる。

本発明方式はLSI化に有効であり、高速節の構成が単純化されるのでデバイスの最高動作速度付近での高速フレーム問期処理が可能になるとともに、高速動作部分が少ないので消費電力が低端される。

4.図面の簡単な説明

第1図は本発明の原理的構成を示す図、

第2図は本発明の一実施例を示す図、

第3回は第2回における可変出力カウンタの構成例を示す図、

第4回は第2回および第3回における各部信号 を示すタイムチャート、

第5図は本発明の他の実施例を示す図、

第5A図は第5図における可変出力カウンタの 構成例を示す図、

第6図は第5図における同期処理部の構成例を 示す図、

特開昭63-245033(9)

第7図は第5図および第6図における各部信号

第8図は本発明の別の実施例を示す図、 射神 第9図は第8図における位相歴機機能付き可変 出力カウンタの構成例を示す図、

第10図は本発明のさらに別の実施例を示す図、

第11図はフレーム構成を例示する図、

第12図は第1の従来例の構成を示す図、

第13図は第12図の従来例における各部信号のタ

イムチャートを示す図、

第14図は第2の従来例の構成を示す図、

第15図は第14図の従来例における各部信号のタ

イムチャートを示す図である。

1…直並列変換 (S/P) 部

2…ラッチ部

3, 8…カウンタ

7 … 同期検出部

9 … 同期保護部

11…可変出力カウンタ

12…並列同期検出部


13…同期制御部


14…セレクタ

15…位相制御機能付き可変出力カウンタ

16…シフトパルス発生部


特許出願人 代理人 弁理士 玉蟲久五郎 (外1名)






本発明の原理的構成を示す図

(b)




特開昭63-245033(10)




本発明の一実施例を示す図

第 2 図



可変出力カウンタの構成例を示す図


第 3 図



第2回および来3回における各部信号を示すタイムチャート回


第 4 ②

特開昭63-245033(11)




本発明の他の実施例を示す図


第 5 図



可変出力 カウンタの構成例を示す図

第 5 A 図






第 12 図


第12回の実施例における各部信号を示すタイムチャート図 第 13 図

特開昭63-245033 (12)




本発明の別の実施例を示す図

第 8 図




位相制即模能付き可変出力 カウンタ の構成例を示す図

第 9 図



本発明のさらに別の実施例を示す図


第 10 図




フレーム構成を例示する図

第 11 図

特開昭63-245033(13)



第2の従来例の構成を示す図 第 14 図



第14 図の従来例における各部は今を示すタイムチャート 図

第 15 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.